Electronique numérique
- Travaux Dirigés - Sujet n°3 : "Circuits logiques combinatoires simples et évolués" TD3
Exercice 1 : Réalisation de fonctions avec des portes NAND
Soit la fonction logique définie par la table de vérité suivante :
Solution Exercice 1 :
Exercice 2 : Réalisation de fonctions logiques à l’aide d’opérateurs
On considère la fonction logique suivante :
1) Déterminer sa forme minimale disjonctive et conjonctive.
2) Réaliser la fonction simplifiée à l’aide d’opérateurs NAND
3) En déduire le circuit à base d’opérateurs NOR.
4) Retrouver ce résultat à partir de l’expression de la fonction.
Solution Exercice 2:
1) D’après le théorème du consensus :
2) On peut réaliser cette fonction à l’aide de 4 portes NAND :
3) Pour transformer ce schéma en portes NOR, on utilise le théorème de DeMorgan :
4) On peut vérifier que ce circuit est correct à partir de l’expression algébrique de la fonction :
Exercice 3 : Réalisation de circuits en portes NAND
1) Réaliser un NAND à 3 entrées avec des NAND à 2 entrées
2) Réaliser la fonction suivante en utilisant uniquement des NAND à 2 entrées :
y= x1 x0+ x3 x2 x1
Solution Exercice 3 :
1) Un NAND à 3 variables A, B et C serait défini par :
Il faut faire apparaître l’expression de fonctions NAND à 2 entrées :
Cette expression correspond à 3 NAND à 2 entrées, dont une utilisée en inverseur. Elle
correspond au schéma suivant :
Sous cette forme, on repère 2 NAND à 2 entrée et une à 3 entrée. Pour cette dernière, on
peut utiliser le circuit déterminé ci-dessus :
Exercice 4 :"Réalisation d’un générateur de bit de parité à l’aide d’un multiplexeur
Dans les systèmes logiques, les opérations de transfert sont très courantes. Au cours de
ces transferts, les informations peuvent être erronées (parasites, défaillances du circuit).
L’information peut donc être modifiée sans que l’utilisateur ne s’en rende compte. Divers
moyens sont mis en œuvre pour vérifier la fiabilité du transfert.
Le générateur de parité est un système qui permet de détecter certaines erreurs, sans
pouvoir les corriger. Le système consiste, par exemple tous les 4 bits, à rajouter un cinquième
bit de parité dont la valeur est 0 si le nombre de 1 transférés est impair et 1 si ce nombre est
pair.
1) Donner la table de vérité de ce système.
2) Réaliser cette fonction logique avec un multiplexeur à trois entrées adresses.
Solution Exercice 4 :
Bienvenue
Nous espérons que cet article vous plaira et vous sera utile
Remarque
Que la paix soit sur toi
bienvenu à tous
Je voudrais signaler quelques problèmes liés aux sujets que je publie. Si vous rencontrez un problème, comment il s'est passé, par exemple, vous répondez au sujet au format PDF, n'hésitez pas à le dire dans un commentaire, ou que la position, la leçon ou l'exercice comporte une erreur, merci d'en avertir tout le monde, s'il vous plaît et n'oubliez pas de vous aider Nous le publions, alors ne lésinez pas sur vos amis pour que tout le monde puisse en bénéficier. de mes salutations, avec mes meilleurs vœux de réussite à tous.
Mots-clés pour faciliter la recherche
Cours, travaux pratique, travaux dirigé , pdf, SMP6, S6, TD, TP, coures de ligne de transmission, cours de traitement du signale , cours d'automatique , coures d'électronique numérique, examens de ligne de transmission, examens d'automatique, examens de traitement du signal, examens d'électronique numérique, Résumé, travaux pratique d' automatique, travaux pratique de traitement du signal, travaux pratique d'électronique numérique, travaux pratique de ligne de transmission, TD d'automatique S6, TD de traitement du signal S6, TD de ligne de transmission S6, TD d'électronique numérique S6,
0 تعليقات